摘要：提出了一種新型技術(shù)來降低動(dòng)態(tài)比較器的功耗。預(yù)放大器的輸出直接與鎖存節(jié)點(diǎn)連接。在沒有明顯增大鎖存節(jié)點(diǎn)負(fù)載電容的基礎(chǔ)上,在隱藏的靜態(tài)電流通路上設(shè)計(jì)2個(gè)開關(guān)晶體管來避免靜態(tài)功耗,實(shí)現(xiàn)了低功耗。基于TSMC 0.18μm CMOS工藝,對(duì)提出的比較器進(jìn)行仿真,并與其他三種比較器進(jìn)行對(duì)比。仿真結(jié)果表明,在1.8V供電電壓、頻率為100 MHz、共模電壓為0.9V的條件下,該比較器的功耗為26.13μW,相比傳統(tǒng)雙尾動(dòng)態(tài)比較器,功耗降低了49%。延時(shí)為219ps,失調(diào)電壓為6.3mV。該比較器適用于低功耗設(shè)計(jì)領(lǐng)域。